五分快三开奖|第三章发射机设计19部资源进行模式设定。1晶振

 新闻资讯     |      2019-11-16 06:59
五分快三开奖|

  因此发射极和集电极之间承受了一定的压差 压差大小受负载的影响 当负载小时 承受压差将比较大 当负载大时 承受压差较小。1 LCD人机界面设计本文选用FYD12864 0403A点阵LCD作为显示模块。开关恒流源工作原理是控制开关管的导通时间和关断时间之间的比值 从而稳定输出电流。图3 11TLC549应用电路图3 2发射机功率电路3 1恒流源原理恒流源是能够向负载提供恒定电流的电源31 32 又称稳流源。实现,boost电源工作模式有DCMDiscontinuousConductionMode DCM 模式和CCM ContinuousConductionMode CCM 模式。该芯片具有控制引脚少、驱动程序简单、外围电路简单、转换速率快、性价比高等特点。CCM模式下电感电流波形如图3 15所示。2 JTAG调试电路JTAG是一种国际标准规范 IEEE1149 1标准。因此 电感电流下降是否为零来判断开关电源工作模式。该芯片具有如下特点 控制时序简单 只需要3根控制总线 功耗低 最大功耗仅为1 75mW 转换快 更新频率第三章发射机设计23为1 21MHz 输入阻抗高。检测仪,先用JTAG在线调试 直到程序准确 再用AS模式将程序下载到板子固定。JTAG具有功能有 测试PCB之间集成电路互连性 测试观测芯片管脚状态 逻辑加载可编程器件 嵌入式开发的在线调试工具。波形的频率主要受波形数据表中的数据传入D A的速度和波形数据表的数据多少影响。图3 9TLC5615CP应用电路图4 采集电路设计发射机发射到管道的电流是否稳定是接收机能否正常分析磁场信号的前提 所以我们需要实时监控发射机发射电流的正确性、稳定性。TLC549应用电路图如图3 11所示。恒流源广泛应用于多种场合 蓄电池充电需要给负载施加恒定的电流 即恒流充电 测量电路中如电阻测量要求电流恒定保证测量电阻的精确性 LED照明系统需要恒定的电流保证LED发光稳定。管道防腐第三章发射机设计19部资源进行模式设定。

  finoutRUI 11由公式 11可知 输出电流主要由输入电压Uin和采样电阻Rf决定。D2作用于功率变换器 增大功率变换器中的开关调整管导通时间 使输出Uo变大进而使Iout维持稳定输出。波形数据表生成公式如公式 所示波形幅值如公式 N表示DA芯片的数据位数 M表示波形深度 采样2M个点 2M的整数函数ceil 为波形数据表数据传入DA时间间隔 T为波形周期 Yout为D A输出幅值 D为比例系数 调节D A输出幅值大小。由于一般运放输出电流为mA级 针对电流较大情况 需要进行扩流设计。设计电源时 电感选型要根第三章发射机设计27据电感峰值电流选取。因为开关管总是在“开”、“关”状态切换 所以系统输出会引第三章发射机设计25入切换纹波 因此开关恒流源具有纹波大的缺点 因为开关管工作在饱和或截止区 管子内阻消耗小 因此开关恒流源具有效率高的优点。电感峰值电流公式如公式 2线性恒流源线性恒流源主要是通过改变调整管的导通程度从而改变集电极和发射极之间的压差来稳定输出。图3 16恒流源电路图图中 Uin为输入电压 Vs、 Vs分别为运放的正负供电电源 Rf为采样电阻 Uf为采样电阻电压 Uo为输出电压 Rz为负载电阻 Iout输出电流。1晶振电路FPGA的时序控制是根据时钟信号的触发来完成的 因此需要基准时钟信号源。当DIN将波形数据表中一个10位数据移完后 此时TLC5615CP必须再补两位数据 本文直接补“00”。LCD共有20个引脚 各引脚功能如表3 2所示。它是最小运行单元 实际应用中 需要针对设计需要 对FPGA最小系统进行外围功能扩展电路设计。反之 为CCM模式。恒流源原理公式如下 foutnfpinfzoutoonpopRIuUuURRIUUuuK 可得电子科技大学硕士学位论文28opfzfinoutKRRRUI 10当Kop Rz Rf时 输出电流如公式 11所示。图3 8TLC5615CP时序图TLC5615CP工作原理是 首先 让片选信号——CS低电平有效 这是芯片才能工作 然后 在SCLK时钟上升沿将DIN数据串行移入D A数据寄存器中。当运放OP1输出为正电压时 Q1导通 则电流方向如实线箭头方向所示 由Vcc流向负载 当运放OP1输出为负电压时 Q2导通 则电流方向如箭头方向所示 由VEE流向负载。

  常用的波形产生方法有 利用分立元器件电气特性产生信号法这种方法电路复杂 对元器件精度要求高 波形质量差。当输入信号Uin为一定频率、一定幅值的交流信号时 则输出电流Iout为频率与输入电压Uin相同的交流信号。当采样电阻一定 则输出电流主要由输入电压Uin决定 即压控恒流源 34 37 。因为晶体管、场效应管、晶闸管等工作在饱和或截止区 而非线性工作区 所以又叫开关管。建立了包含接地电容的....第三章发射机设计19部资源进行模式设定。DDS具有带宽宽、频率转换快、分辨率高等特点 广泛应用于高性能的信号发生器中。该芯片该芯采用逐次逼近型 30 方法实现A D转换。典型的JTAG信号引脚以及各引脚功能如表3 1所示。图3 17交流恒流源电路图图中 Uin为输入电压 设定Uin为幅值为A 频率为 的交流信号 Vcc、VEE分别为功率对管正负供电电源 Rf为采样电阻 Iout输出电流。3 1开关恒流源开关电源是利用晶体管、场效应管、晶闸管等电子器件通过控制这些电子器件的“开”、“关”状态 将电源转换成脉冲形式能量并储存到电感电容中 最后通过一系列滤波将电感电容的能量转换为直流电压形式平滑输出。如A D采集有低速采集、高速采集 这要求FPGA要对时钟信号分别要进行分频和倍频处理后提供给A D芯片。利用专用的波形产生芯片产生波形这种方法由于集成芯片工艺限制 产生波形频率不高 频率修改不方便 且频率范围有限。FPGA内部具有倍频模块 可以直接对基准时钟信号倍频处理得到不同需求的倍频时钟信号 同时FPGA内部具有分频模块 可以直本文在考虑板与地相互耦合的基础上,测量仪。

  图3 5EPCS配置电路3 2FPGA外围扩展功能设计FPGA最小系统是保证处理器可靠工作所必须的基本电路25 。AS模式是存储程序方式 芯片掉电以后 程序还在 上电仍可运行 JTAG模式是调试模式 只能在线调试 掉电程序边不复存在 PS模式是外部计算机控制配置过程。D1信号经过PWM驱动电路变为驱动能力更强的PWM控制信号D2 D2与D1具有相同占空比。工作原理是 当负载变大 则采样电压Uf变大 基准电压Vref与Uf产生误差变大 经过误差比较器运算输出占空比D1变大。该显示屏工作电压为 5V 分辨率为128 64 可以实现字符、图形、汉子显示。当电感电流下降为零 并且电感的能量也为零 则为DCM模式。图3 13boost电路图图中Ui为输入电压 Cs为输入滤波电容 L为储能电感 D为导通二极管 Q为开关MOS管 为PWM占空比Co为输出滤波电容 Rz为负载 Uo为输出电压。选取三极管应注意三极管的最大集电极耗散功率PCM、最大集电因此 采样电阻阻值选择要合适。

  总之在通信、传感器、电子测量、仪器仪表等领域恒流源都有涉及。其内部带有DC DC转换电路 无需另加负电压实现背光调试。本文涉及boost恒压电路 boost电路又称升压斩波电路 即输出电压大于输入电压 boost电路图如图3 13所示。11tDUUio 为MOS管导通时间比。当——CS为高时 10位有效数据将锁存在DAC寄存器中 进行DA转换。同时FPGA要实现数据采集及交流基准信号波形产生功能 即进行A D采集、D A控制。JTAG电路图如图3 4所示。嵌入式开发用JTAG在线调试 为开发人员提供很大的便捷 提高开发效率 同时硬件上改动可以尽量避免 节约开发成本。三极管Q1和Q2组成OCL OutputCapacitorLess 电路 主要功能是实现功率放大 即扩流作用。图3 7DDS基本原理图利用采样定理先对波形进行采样 然后将采样得到数字信息存入波形ROM中 波形ROM即为波形数据表。忽略二极管导通压降 则开关MOS管导通和关断时boost电路如图3 14所示。水下管道防腐层检测仪的硬件设计与实现腐,本文直接用FPGA充当了DDS芯片功能 按一定频率将FPGA中的波形数据传入D A芯片中。恒流源电路图如图3 16所示。采样电阻实际中也要消耗电流 消耗一定功率。TLC549时序图如图3 10所示。在第4个CLOCK下降沿以后 D将完成后三位输出到DATA引脚。阻值过大 功耗加大 阻值过小 采样电压过小 采集电路精度要求较高。随着电子技术的发展 恒流源作为一种激励源将无可替代。

  研究了不同接地方式下的四板电容式功率转移系统。表3 1典型JTAG信号TCKJTAG时钟信号TDO输出信号TMS测试模式选择信号 控制JTAG状态机状态TDI输入信号电子科技大学硕士学位论文20图3 4JTAG电路图3 配置电路FPGA下载程序有三种模式 JTAG配置模式、主动配置模式 、被动配置模式PS 。图3 6按键、LED电路图按键工作原理 FPGA读取IN状态 没按键 引脚IN为低电平 当按键按下时 则引脚IN应该为高电平状态。晶振电路图如图3 3所示。第三章发射机设计21表3 2LCD相关引脚功能引脚号引脚名称电平功能1VSS0V电源地2VDD 5V电源电压3V00 10V调节LCD对比度4D IH LH 数据 指令5RWH LH 写6EHL使能引脚7 14DB0 DB7H L数据D0 D715CS1H LLCD右半屏片选信号16CS2H LLCD左半屏片选信号17 RETH L复位脚18VEE 10V输出 10V电压19A 5V背光电源正极20K0V背光电源负极2 按键电路、LED设计按键、LED直接由FPGA输入 输出口控制。本文发射机需要有良好的人机交互功能 因此有LCD电路、按键电路、LED指示电路。本文选用10位串行D A芯片TLC5615CP。图3 3晶体振荡电路Y1 1为10M的有源贴片晶振 通过3脚输出时钟信号作为FPGA的基准时钟 C1 1、L1 1、C1 2为π型滤波电路 主要作用是去掉有源晶振3 3V电源电压的纹波干扰。本文选用CCM模式进行开关电源设计。现今 恒流源的设计主要有以下几种 开关恒流源、线性恒流源、集成芯片恒流源。数据导入是从最高位开始的。DDS基本原理如图3 7所示。3 A控制波形产生设计DA作用是产生特定频率、特定幅值的交流基准信号波形。由于开关管导通期间 电感储能 电感电流上升 开关管关断期间 电感放能 电感电流下降。

  TLC5615CP时序图如图3 8所示。管道,EPCS配置电路如图3 5所示。图3 14开关MOS管导通和关断时boost电路电子科技大学硕士学位论文26设开关导通时间为d1 关断时间为d2。直接数字合成26 28 DirectDigitalSynthesizer DDS 技术产生波形 DDS电子科技大学硕士学位论文22技术核心是由高速数字电路和高速D A电路组成。1晶振电路FPGA的时序控制是根据时钟信号的触发来完成的 因此需要基准时钟信号源。图3 12开关恒流源原理结构图由图3 12可知 开关恒流源由功率变换器、电流采样电路、误差比较器、PWM PulseWidthModulation 驱动电路组成。鉴于此 需要对发射电流进行采样分析。因为调整管始终存在消耗 因此线性恒流源功耗大、效率低。液晶内部自带汉子字库 可以直接输入编码实现汉子显示 为开发者提供了方便。因此 在一次A D读数完成后需要至少17us的延迟等待。因为调整管工作在线性工作区 所以输出精度高、纹波小!

  TLC516CP应用电路图如图3 9所示。按键为读I O状态 LED为I O输出电平状态。片选信号——CS上升沿和下降沿必须在SCLK信号为低电平时才能完成。本文选用有源晶振产生的时钟信号作为FPGA的外部时钟信号。波形数据表可以用波形数据生成器生成 也可以用MATLAB 29 软件进行生成。本文选用有源晶振产生的时钟信号作为FPGA的外部时钟信号。常用EPCS系列的芯片支持Cyclone系列FPGA完成配置。只要按一定频率将波形ROM中数据传人D 经过DA使数字量转换成模拟量 然后模拟量经过低通滤波后得到输出波形。同时将进行新的一次AD转换 转换时间需要至少36个时钟周期。当调整管消耗功率大时 会引起管子发热 此时还需要进行散热片设计。设计时应注意采样电阻的选取 要求采样电阻阻值稳定 即要低温漂、高精度 可以选用合金电阻。开关恒流源原理结构图如图3 12所示。标准规定了通过边界扫描 24 测试PCB板上的IC信息。当MOS管导通时 电感电流iL线 增量如公式 当MOS管关断时电感电流线 下降量如公式 由于最终稳态时电感电流增量和下降量相等 可得boost输入、输出电压关系如公式37所示。接着后面的7个CLOCK信号将转换结果的后七位信息输出到DATA引脚。反之 当负载变小 则Uf变小 D1变小 D2变小 Uo变小 使Iout稳定。管道防腐层,

  图3 15CCM模式电感电流波形图中LPi为电感峰值电流 aI为电感的平均电流。常规交流恒流源电路图如图3 17所示。实际开发过程中 选用AS JTAG模式。A D将把转换结果的高位D7输出到DATA引脚上。按键、LED电路如图3 6所示。本文采用美国德州仪器生产的8位串行AD芯片TLC549。因此调整管将会消耗一部分功率 从而导致电源效率比较低。图3 10TLC549时序图电子科技大学硕士学位论文24TLC549工作原理 当片选信号——CS为低 D芯片内部检测到——CS下降沿以后再延迟两个内部时钟上升沿和一个下降沿。FPGA内部具有倍频模块 可以直接对基准时钟信号倍频处理得到不同需求的倍频时钟信号 同时FPGA内部具有分频模块 可以直接对基准时钟信号分频 得到不同需求的分频时钟信号。波形的幅值主要受波形数据的大小影响。